

一款 600 V VDMOS 终端结构的设计

胡玉松,冯全源,陈晓培

(西南交通大学 微电子研究所, 成都 610031)

摘 要: 设计了一款 600 V VDMOS 功率器件的终端保护环结构,采用场限环与复合场板相结合的方式降低硅表面的电场峰值,且表面电场分布均匀.在 159 μm 终端长度上仿真实现了 670 V 的耐压,表面电场最大值为 $2.36 \times 10^5 \text{ V} \cdot \text{cm}^{-1}$,提高了终端的可靠性;工艺简单,同时没有增加额外的掩膜与步骤.

关键词: 功率器件;终端;表面电场;耐压

中图分类号: TN386

文献标识码: A

文章编号: 1000-7180(2014)06-0129-04

Design of a 600 V VDMOS Termination Structure

HU Yu-song, FENG Quan-yuan, CHEN Xiao-pei

(Institute of Microelectronics, Southwest Jiaotong University, Chengdu 610031, China)

Abstract: The termination structure of 600 V VDMOS has been designed, which consists of the field limit ring and the complex filed plate to reduce the peak of the electric field and make it flat at the silicon surface. By the simulation, the breakdown-voltage 670 V has been achieved with 159 μm length termination structure, and the termination's reliability has been improved owing to $2.36 \times 10^5 \text{ V} \cdot \text{cm}^{-1}$ of the maximum surface electric-field. The process technology of this device is simple without additional masks and steps.

Key words: power device; termination structure; surface electric field; breakdown voltage

1 引言

VDMOS 器件的水平方向结构是由元胞区和终端结构两部分构成.器件的击穿电压由边界的 MOS 单元所决定,为了保证硅基功率 MOSFET 能够在高压下正常工作,通常需要在器件边界处采取措施,运用终端结构来减小表面电场强度,提高 MOS 功率器件 PN 结击穿电压,以保护边界的 CELL,从而提高器件耐压.因此终端结构的设计决定了 VDMOS 器件的击穿电压特性.

最近 20 年常用的基本终端结构有以下几种:场板(Field Plate,FP)、场限环(Field Limiting Ring,FLR)、结终端扩展(Junction Termination Extension,JTE)、横向变掺杂(Variation of Lateral Do-

ping,VL D 上)^[1]和半绝缘多晶硅(SIPOS)等.

其中,FP 和 FLR 方法特别适用电流垂直流向的器件,它具有大的电流处理能力和大的电流增益,FP 和 FLR 组合使用是一种改善表面击穿特性常用的有效方法^[2].FP 技术常用材料有金属场板、电阻场板,其中电阻场板实际是半绝缘体多晶硅(Semi-Insulating Polycrystalline Silicon).FP 可以有效地抑制表面电荷引起的低击穿,FLR 则可以减缓平面结曲率效应造成的 PN 结击穿,并且它们结构简单,工艺兼容性好.

通过组合使用 FP 技术和 FLR 技术,本文设计一款耐压超过 600 V 的 VDMOS 终端结构,其具有电场分布均匀,占用的芯片面积小、成本低,工艺相对简单的优点.

收稿日期: 2013-08-20; 修回日期: 2013-10-17

基金项目: 国家自然科学基金重大项目(60990320,60990323);国家高技术研究发展计划(“八六三”计划)重大项目(2012AA0123);国家自然科学基金面上项目(61271090);四川省科技支撑计划项目(2012GZ0101)

2 600 V 终端结构设计

2.1 FLR 技术

场限环与主结在工艺上是同时完成的,具有相同的结深与掺杂浓度.场限环用来分担主结上的电压,当外加电压上升到 PN 结耗尽区与相邻环穿通后,继续增加的电压则由场限环来承担.每加一个场限环就把表面电场峰值一分为二,相当于每个场限环都承担了一部分电压.根据文献[3],雪崩击穿电压与场限环个数 n 关系为

$$\begin{aligned} BV_{dss} &= V_0(X^0 + X^1 + \cdots + X^n) \\ &= V_0(1 - X^{n+1})/(1 - X) \end{aligned} \quad (1)$$

式中, V_0 为平面结构击穿电压. X 是一个常系数,它与外延片参数、结深和表面电荷相关,一般取 $0.6 \sim 0.7$. BV_{dss} 会随 n 增加而上升,但当 $n > 6$ 时,随着 n 的增加, BV_{dss} 的增加非常有限,直至基本上保持不变,同时造成了芯片面积的增加.

在场限环结构中,当主结和环节在表面处的最大电场强度均等于临界电场强度时,击穿电压达到最大值,此时的环间距为最佳间距^[4].可以根据每个场限环的分压来设计场限环终端结构,相邻场限环间的电压表达式为^[5]

$$V_{i,i+1} = \frac{qN_B}{2\xi S} \left[r_i'^2 \left(\ln \frac{r_i'}{r_i} - \frac{1}{2} \right) + \frac{r_i^2}{2} \right] \quad (2)$$

式中, N_B 为背景掺杂浓度, q 为电荷量, r_i' 为第 i 环的曲率中心到下一环边缘的距离, r_i 为第 i 环的曲率半径.

2.2 FP 技术

场限环边沿处电场线集中,可以通过添加场板来调节边沿处的电场线,降低表面电场峰值,来提高耐压^[6].图 1 所示为带一个金属场板的场限环.图中 A 所示为没有场板时平面结耗尽区边界形状,当场板上施加负偏压时,电子会受到排斥向远离表面方向移动,其耗尽区边界形状如图中 B 所示.

为了降低场板边缘电势线的集中而导致的场板边缘击穿,本文选择了多晶硅电阻场板和金属场板复合结构,即金属多晶硅场板.其原理为:当多晶硅场板与金属同时存在时,长度较长者起决定作用,决定着场板边缘电场峰值的位置与最大值;当金属场板的长度大于多晶硅时,金属场板在多晶场板的末端存在一个弯曲,由于多晶场板上的电荷产生的电场可以抵消金属场板边缘的电场,因此,这种场板复合结构在有效降低场限环边沿电场的同时,可以保持较低的场板边缘电场,具有较好的电场分布均匀性,可以提高边端结构的耐压.本文中这两种结构的场板均存在.




图 1 覆盖金属场板的场限环

场限环与场板相结合,形成场限环一场板复合终端结构.这种结构充分发挥了场限环和场板各自的扩展击穿电压能力的优势,在有效减少场限环个数的同时,进一步降低了芯片面积,从而达到优化终端长度的目的.同时在场限环上添加 poly 与 metal 场板,掩膜与工艺步骤并不会增加,因而成本也不会增加.

2.3 600 V 场板一场环终端结构设计

根据前文对场限环技术与场板的技术的理论分析,在综合考虑耐压与芯片面积的约束条件下,对场环的个数与电场强度进行折中,本文最终在厚度为 $52 \mu\text{m}$ 的外延上设计出了具有 4 个场限环加场板的终端结构,其示意图如图 2 所示.根据式(2)且通过仿真调整,场限环宽度 L 、多晶场板长度 W 及金属场板长度 M 的具体参数如表 1 所示.




图 2 场限环-场板复合终端结构

表1 终端结构参数

环宽	环间距	Poly 长度	Metal 长度
L_1	8.9	d_1	13.5
L_2	8.0	d_2	13.6
L_3	8.3	d_3	16.3
L_4	7.5	d_4	16.8
—	—	—	—
		W_5	11.0
		M_5	17.0

3 仿真结果与讨论

图3所示为600 V终端结构的仿真模型,元胞区域中体区与终端区域中主结、场限环同时完成,具有相同的结深,为 $3.42\text{ }\mu\text{m}$ 。图4所示为碰撞电离率分布的模拟结果,由图可以得出在靠近环1方向的主结边沿处的电离率最高,达到 $5.1\text{E}+20\text{ cm}^{-3}\text{ s}^{-1}$ 。图5所示是仿真得出的击穿时电流密度的分布,可以看出电流密度最大值位于主结边沿处,其位置与最大碰撞电离率的位置相吻合。众所周知,击穿可能发生在材料的交界面即硅表面,也可能发生在硅体内部。如果击穿发生在内部,则通过上文对碰撞电离率和电流密度分布的分析,可得出硅体内最可能发生击穿的位置位于主结边沿处。



图3 600 V 终端仿真模型




图4 600 V 终端结构碰撞电离率分布



图5 600 V 终端结构电流密度分布

图6所示为设计的600 V终端结构硅表面电场与电势分布。场板2与场板4的电场强度相对较高,其中场板2的电场最高,其值约为 $2.36\text{E}+5\text{ V}\cdot\text{cm}^{-1}$,低于工业界要求值(工业界要求只要低于

$2.5\text{E}+5\text{ V}\cdot\text{cm}^{-1}$ 都是安全的,不会因为电场高而提前击穿)。场板4处的表面电场峰值位于金属场板M5的边缘。场板2与场板4边缘处的电场强度相对其他场板高,是因为场板2与场板4的场板长度比其他场板长,因而电场强度也相对较高。但按理论场板2边缘应该比场板4的电场强度低,实际却与此相反,场板2边缘电场强度反而偏高,究其原因主要包括三个方面:①场板边缘电场强度峰值不仅仅与场板长度有关,还与场环宽度成正比。场环2的宽度是 $8.0\text{ }\mu\text{m}$,场环4的宽度为 $7.5\text{ }\mu\text{m}$,场环越宽,分压也相应较高。场环边缘处的峰值对其上场板的峰值电场产生影响,所以,这可能使场板2比场板4的电场峰值大。②一个场环的电场强度还与相邻场环的间距有很大关系,正如式(2)的关系,同样通过场环边缘处的电场影响对应场板的电场峰值;③如前文分析,场板4的金属场板长于多晶场板,在多晶场板的边端金属场板形成弯曲,多晶场板上的感生电荷产生的电场可以抵消部分金属场板电场,使场板4的电场峰值降低。本文设计出的600 V终端结构其硅表面电场均分布在 $2.13\text{E}+5\text{ V}\cdot\text{cm}^{-1}$ 到 $2.36\text{E}+5\text{ V}\cdot\text{cm}^{-1}$ 之间,分布相对较均匀,在满足耐压要求的前提下,可以提高器件的可靠性。




图6 场限环-场板复合终端结构表面电场与电势分布

为了更好地说明本文设计的600 V终端效果,查找了同类相关文献,找出比较相似的文献[7]与文献[8],做对比如表2所示(E_{max} 表示最大表面电场强度)。以耐压基本相同为前提,提取文献[7]与文献[8]的信息,从终端长度、场限环结深、仿真得出的硅表面最大电场 E_{max} 及工艺实现上来进行对比。文献[7]主要采用了场环结构,终端长度达到 $190\text{ }\mu\text{m}$,且场限环结深较深,工艺实现上没有增加额外的掩膜与工艺步骤。文献[8]中终端长度为 $180\text{ }\mu\text{m}$,采用 P^- 场限环与 P^+ 场限环相结合,同时需要金属偏移板的结构,两

个结深分别为 $4\ \mu\text{m}$ 与 $0.25\ \mu\text{m}$, 工艺实现上就增加了一层掩膜, 使工艺相对复杂, 终端结构硅表面的临界电场采用值为 $2.8\text{e}5\ \text{V} \cdot \text{cm}^{-1}$, 此值较大. 本文在实际长度只有 $159\ \mu\text{m}$ 的外延上实现了 $670\ \text{V}$ 的耐压, 同时场限环的结深只有 $3.5\ \mu\text{m}$, 容易实现, 工艺不用增加额外的掩膜, 而且硅表面的最大电场只有 $2.36\text{e}5\ \text{V} \cdot \text{cm}^{-1}$, 结构比较可靠.

表 2 不同终端结构的对比

文献	耐压/ V	终端长度/ μm	结深/ μm	$E_{\text{max}}/V \cdot \text{cm}^{-1}$	工艺
[7]	675	190	5.0	—	简单
[8]	670	180	4.0	$2.80\text{e}5$	复杂
本文	670	159	3.5	$2.36\text{e}5$	简单

4 结束语

文中设计了一款 $600\ \text{V}$ VDMOS 的终端结构, 设计出的终端除去终止环与半个元胞的尺寸, 终端结构实际长度为 $159\ \mu\text{m}$, 仿真得出其击穿电压为 $670\ \text{V}$, 且硅表面电场最大值为 $2.36\text{e}5\ \text{V} \cdot \text{cm}^{-1}$. 电场分布均匀, 工艺相对简单, 因此在减小了终端结构所占的芯片面积的同时, 提高了器件的可靠性.

参考文献:

- [1] Fabre A. Low power current mode second-order band-

pass IF filter [J]. IEEE Trans on CA S(II), 1997, 44(6): 436-446.

- [2] 项骏, 林争辉. $600\ \text{V}$ 高压 LDMOS 的实现[J]. 微电子学与计算机, 2004, 21(11): 149-152.
- [3] Findlay W J, Coulbeck L. Edge termination for very high voltage IGBT devices [J]. IPEMC'97, 1997(1): 67-73.
- [4] 高嵩, 石广源, 王中文. 单场限环结构的表面电场分布及环间距的优化[J]. 微电子学与计算机, 2008, 25(2): 0114-05.
- [5] 陈星弼. 场限环的简单理论[J]. 电子学报, 1988(3): 6-10.
- [6] B. Jayant Baliga. Fundamentals of power semiconductor device[M]. 北京: 电子工业出版社, 2013.
- [7] 高东岳. 一种 $600\ \text{V}$ VDMOS 终端保护环结构的设计[J]. 中国集成电路, 2009(8): 58-61.
- [8] 宋文斌, 蔡小五. 一种新型高压功率器件终端技术[J]. 微电子学, 2011, 41(4): 567-569.

作者简介:

胡玉松 男, (1989-), 硕士研究生. 研究方向为大功率器件的研究与设计.

冯全源 男, (1963-), 博士, 教授, 博士生导师. 研究方向为数字、模拟及射频集成电路设计.

陈晓培 女, (1982-), 博士研究生. 研究方向为大功率器件的研究与设计.

(上接第 128 页)

- [2] Bibian S, Jin H. High performance predictive dead-beat digital controller for DC power supplies[J]. IEEE Trans Power Electron, 2002, 17(3): 420-427.
- [3] Qiu Y, Liu H, Chen X. Digital average current-mode control of PWM DC-DC converters without current sensors[J]. IEEE Trans Industrial Electronics, 2010, 57(5): 1670-1677.
- [4] Beccuti AG, Mariethoz S, Cliquennois S, et al. Explicit model predictive control of DC-DC switched-mode power supplies with extended kalman filtering [J]. IEEE Trans Ind Electron, 2009, 56(6): 1864-1874.
- [5] 童乔凌, 陶志威, 谢文, 等. 基于 EKF 的 DC/DC 转换器电感电流观测器[J]. 华中科技大学学报: 自然科学版, 2013, 41(5): 48-51.
- [6] Welch G, Bishop G. An introduction to the kalman filter, NC 27599-3175 [R]. Chapel Hill: University of

North Carolina, 2001.

- [7] Feng G, Meyer E, Liu Y F. A new digital control algorithm to achieve optimal dynamic performance in DC-to-DC converters[J]. IEEE Trans Power Electron, 2007, 22(4): 1489-1498.
- [8] Sanjaya Maniktala. 精通开关电源[M]. 北京: 人民邮电出版社, 2008.

作者简介:

陈晨 女, (1992-), 硕士研究生. 研究方向为开关电源转换器的控制.

童乔凌 男, (1981-), 博士, 讲师, 硕士生导师. 研究方向为超大规模集成电路设计.

谢文 男, (1980-), 硕士, 讲师. 研究方向为无线通信.

刘政林 男, (1968-), 博士, 教授, 博士生导师. 研究方向为超大规模集成电路设计.